Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

--- projekte:rtty-demodulator:start [2014/02/18 13:18] – [Interna] thasti
+++ projekte:rtty-demodulator:start [2015/11/17 09:26] (aktuell) – thasti
@@ Zeile 1: / Zeile 1: @@
 ====== RTTY-Demodulator ======
+~~NOTOC~~
+<WRAP 30% right>
+^ RTTY-AFSK-Demodulator ^^
+| Ein AtMega demoduliert RTTY, Verwendbar für den DWD oder die AFu-Bänder. ||
+| **Mitarbeiter** | Stefan, DK3SB \\ Sebastian, DL3YC |
+| **Status** | Konzept erstellt, Simulation durchgeführt, Implementierung leider nicht bis zum Schluss durchgezogen |
+</WRAP>
 ===== Zielstellung =====
-Es soll für das Studienfach Mikroprozessortechnik ein FSK-Demodulator entwickelt werden. Die Umsetzung soll in Assembler auf einem AtMega-Prozessor passieren, die dahinführende Entwicklung wird hier dokumentiert werden.
+Es soll ein FSK-Demodulator entwickelt werden. Die Umsetzung soll in Assembler auf einem AtMega-Prozessor passieren, die dahinführende Entwicklung wird hier dokumentiert werden.
 Einsatzzweck für das Gerät ist entweder RTTY der Funkamateure bzw des DWD. Als HF-Frontend zum praktischen Einsatz ist die Verwendung eines gewöhnlichen Transceivers geplant, sodass die Demodulation einer AFSK erfolgt, die Demodulation einer evtl. vorhandenen FM, SSB, AM usw wird vom Funkgerät durchgeführt.
@@ Zeile 71: / Zeile 79: @@
 Im AtMega wird dieser Algorithmus als kleine State Machine umgesetzt.
-==== Abstimmanzeige ====
-Zur Anzeige der (ungefähren) korrekten Abstimmung werden ein/zwei einfache IIR-Resonator-Filter benutzt. Diese werden in Matlab als IIR Biquad Filter realisiert.
-<code>[b,a] = iirpeak(0.3,0.01)</code>
-Die Parameter der Funktion sind die Peak-Frequenz und die gewünschte Bandbreite.
-Der Koeffizient a0 ist immer 1, b1 ist immer 0, und wenn die Mittenfrequenz zu 0.5 (FS/4) gewählt wird, wird a1 zu Null und der Filter kann weiter Optimiert werden. Dies ist leider ungünstig, daher wird auf diese Möglichkeit der Optimierung verzichtet.
-FIXME Möglichkeit untersuchen, das I oder Q-Filter im Betrag direkt als Indikator zu verwenden.
-Durch die sehr guten Ergebnisse der Regelung kann die Abstimmanzeige eigentlich wegfallen - das System regelt selbstständig auf das vorhandene Signal irgendwo in der Empfangsbandbreite.
@@ Zeile 107: / Zeile 102: @@
 ===== Entwicklungsumgebung =====
-Es wird mit dem internen ADC des AtMega gearbeitet, welcher als erstes auf eine feste Samplerate eingestellt wird. Zur Kontrolle sollen Signale "analog" ausgegeben werden, es gibt hierfür einen R2R-DAC, so ist die Darstellung zeitlich veränderlicher Größen am Oszilloskop möglich. Ein Pin wird zum Beginn des Rechenkerns und am Ende umgeschaltet, durch ihn ist am Oszilloskop die ungefähre Prozessorauslastung feststellbar.
+Es wird mit dem internen ADC des AtMega gearbeitet, welcher als erstes auf eine feste Samplerate eingestellt wird. Zur Kontrolle sollen Signale "analog" ausgegeben werden, es gibt hierfür 2 PWM-DACs, so ist die Darstellung zeitlich veränderlicher Größen am Oszilloskop möglich.
+Ein Pin wird zum Beginn des Rechenkerns und am Ende umgeschaltet, durch ihn ist am Oszilloskop die ungefähre Prozessorauslastung feststellbar.
 Zur Validierung von Funktionsblöcken ist eine Anbindung an Matlab per UART vorgesehen, durch diese können die eigenen Ergebnisse mit verifizierten Funktionen in Matlab verglichen werden.
+TODO für die HW:
+  * AtMega48, TQFP
+  * UART (RxD: PD0, TxD: PD1)
+  * 16MHz XTAL (PB6, PB7)
+  * 2xADC (PC0..5), Filterung 1.Ordnung @ 3kHz
+  * 2x DAC (PD5, PD6), Filterung 4. Ordnung @ 3kHz (PWM@61 kHz, DAC@6kHz)
+  * LED
+  * ISP
 ===== Arbeitspakete und Milestones =====
 Es sind folgende, grundlegende Arbeitspakete zu bewältigen
-  * UART Inbetriebnahme
+  * UART Inbetriebnahme - **code ok, testen!**
     * Loopback-Test
     * Einbindung in Matlab
-  * Timer Inbetriebnahme
+  * Timer Inbetriebnahme - **ok**
     * Pin-Toggle
-  * ADC Inbetriebnahme
+  * ADC Inbetriebnahme - **ok**
     * Loopback @ 12kHz
-  * Mathematikoperationen
+  * Mathematikoperationen **todo**
-    * saturierende Addition, Subtraktion
+    * saturierende Addition
+    * saturierende Subtraktion
     * Fractional Multiplikation
+    * Fraction Division
     * per Matlab testen (Eingabe: 2 Operanden, Ausgabe: 1 Ergebnis)
-  * Sinus/Kosinus (LUT mit Interpolation)
+  * Sinus/Kosinus (LUT mit Interpolation) **todo**
     * per UART und Matlab testen
     * Eingabe: phi, Ausgabe: sin(phi), cos(phi)
->> Vielleicht sind folgende [[http://www.claysturner.com/dsp/2nd_OSC_paper.pdf|Vereinfachungen]] anwendbar?
+  * Arkustangens (LUT mit Interpolation) **todo**
+    * per UART und Matlab testen
-  * NCO (Oszillator für IQ-Mischung)
+    * Eingabe: x, Ausgabe: atan(x)
+  * NCO (Oszillator für IQ-Mischung) **todo**
     * Phasenakkumulator per UART validieren (Eingabe: step, Ausgabe: Wert --> Sinus in Matlab)
     * Phasenakkumulator am DSO validieren (FCW -> Ausgangsfrequenz)
     * Phasenakkumulator mit Sinus und Kosinus am DSO validieren (FCW -> Ausgangsfrequenz)
     * Phasenverschiebung des komplexen NCO bestimmen (frequenzunabhängig 90°)
-  * CORDIC (Phasenwinkelbestimmung)
+  * CORDIC (Phasenwinkelbestimmung) / Division **redefine**
     * per Matlab testen (Eingabe: I, Q, Ausgabe: phi)
-  * BiQuad-Filter (für I/Q-Daten)
+  * BiQuad-Filter (für I/Q-Daten) **todo**
     * passenden Koeffizientensatz berechnen
     * per DSO und Sig-Generator testen
-  * RC-Filter (für Fehlersignal)
+  * RC-Filter (für Fehlersignal) **todo**
     * per DSO und Sig-Generator testen
-  * Baudot-Code Dekodierung (2x LUT)
+  * Baudot-Code Dekodierung (2x LUT) **todo**
     * per UART testen (Eingabe: Baudot, Ausgabe: ASCII)
 ===== Interna =====
 Systemdaten:
-  * verwendeter MCU: AtMega8
+  * verwendeter MCU: AtMega48
   * Systemtakt: 16MHz
   * ADC Samplerate (Timer): 12kHz
@@ Zeile 151: / Zeile 159: @@
 Bitbreite verschiedener Register:
-  * ADC-Input: 10bit, unsigned -> zu 16bit, signed konvertieren
+  * ADC-Input: 8bit, unsigned -> zu 8 bit signed konvertieren
   * NCO-PAC: 16bit, unsigned
-  * NCO-sin/cos: 16 bit, signed
+  * NCO-sin/cos: 8 bit, signed
-  * Mischer: Input 16bit signed * 16bit, signed, Output 16bit, signed
+  * Mischer: Input 8bit signed * 8bit, signed, Output 16bit, signed
-  * RC-Filter: Input 16bit, signed, Output 16bit Signed (16*16 und 16 bit abschneiden oder nur 8*8 rechnen?)
+  * RC-Filter: Input 16bit, signed, Output 16bit Signed (intern 24bit)
-  * BiQuad-Filter: Input 16bit, signed, Output 16bit Signed
+  * BiQuad-Filter: Input 16bit, signed, Output 16bit Signed (intern 24 bit)
 Rechenintensive Operationen:
-  * Sin/Cos/Tan jeweils max. 80 Takte
+  * Sin/Cos/Atan jeweils max. 80 Takte (16bit)
+  * Division: 255 Takte (16/16 signed), 103 Takte (8/8 signed)
+Skalierung:
+  * Sin(x)/Cos(x) 0x0000 .. 0x7fff (für 0..90)
+  * Atan(x) 0x000 .. 0x7fff (für x = 0..20, 0x7fff für >20)
+NCO:
+  * Takt: 12kHz
+  * PAC: 16 bit
+  * FCW: 16 bit
+  * Frequenzauflösung: 12kHz/2^16 = 0,183Hz/Inkrement
 ===== Links =====
 [[http://www.atmel.com/Images/Atmel-2486-8-bit-AVR-microcontroller-ATmega8_L_datasheet.pdf|Datasheet AtMega8]]\\
-[[http://www.atmel.com/images/doc0856.pdf‎|AVR Instruction Set]]
+[[http://www.atmel.com/Images/2545s.pdf|Datasheet AtMega48]]\\
+[[http://www.atmel.com/images/doc0856.pdf‎|AVR Instruction Set]]\\
+[[http://www.atmel.com/Images/doc0936.pdf|AVR200: Multiply and Divide Routines]]